NMOS-Logik verwendet, n-Typ- Metall-Oxid-Halbleiter Feldeffekt-Transistoren ( MOSFETs ) zur Umsetzung der Logik-Gatter und andere digitale Schaltungen . NMOS transistors have four modes of operation: cut-off (or sub-threshold), triode, saturation (sometimes called active), and velocity saturation. NMOS-Transistoren haben vier Betriebsmodi: Cut-Off (oder Sub-Schwelle), Triode, Sättigung (manchmal auch als aktiv), Sättigung und Geschwindigkeit.
The n-type MOSFETs are arranged in a so-called "pull-down network" (PDN) between the logic gate output and negative supply voltage, while a resistor is placed between the logic gate output and the positive supply voltage. Die n-Typ-MOSFETs sind in einer sogenannten "Pull-down-Netzwerk" (PDN) zwischen den Logik-Gatter-Ausgang und negative Versorgungsspannung, während ein Widerstand zwischen den Logik-Gatter-Ausgang und der positiven Versorgungsspannung gelegt wird. The circuit is designed such that if the desired output is low, then the PDN will be active, creating a current path between the negative supply and the output. Die Schaltung ist so ausgelegt, dass, wenn die gewünschte Ausgangsspannung ist niedrig, dann ist die PDN aktiv sein werden, wodurch ein Strompfad zwischen dem Angebot und der negative Ausgang.
As an example, here is a NOR gate in NMOS logic. Als ein Beispiel, hier ist ein NOR Gatter in NMOS-Logik. If either input A or input B is high (logic 1, = True), the respective MOS transistor acts as a very low resistance between the output and the negative supply, forcing the output to be low (logic 0, = False). Wenn entweder Eingang A oder Eingang B ist hoch (logisch 1, = True), der den jeweiligen MOS-Transistor wirkt wie ein sehr geringer Widerstand zwischen den Ausgang und die negative Versorgung, zwingt den Ausgang niedrig sein (logisch 0, = False). When both A and B are high, both transistors are conductive, creating an even lower resistance path to ground. Wenn sowohl A als auch B hoch sind, sind beide Transistoren leitend, wodurch eine noch geringeren Widerstand Pfad zu Boden. The only case where the output is high is when both transistors are off, which occurs only when both A and B are low, thus satisfying the truth table of a NOR gate: Der einzige Fall, wo der Ausgang ist hoch ist, wenn beide Transistoren ausgeschaltet sind, die nur, wenn sowohl A als auch B eintritt niedrig sind, erfüllt damit die Wahrheit der Tabelle ein NOR-Gatter:
| A Ein | B B | A NOR B A noch B |
|---|---|---|
| 0 0 | 0 0 | 1 1 |
| 0 0 | 1 1 | 0 0 |
| 1 1 | 0 0 | 0 0 |
| 1 1 | 1 1 | 0 0 |
A MOSFET can be made to operate as a resistor, so the whole circuit can be made with n-channel MOSFETs only. Ein MOSFET werden können, um als Widerstand betrieben werden, so dass die gesamte Schaltung kann mit n-Kanal-MOSFETs nur vorgenommen werden. For many years, this made nMOS cirucits much faster than comparable pMOS and CMOS circuits, which had to use much slower p-channel transistors. Seit vielen Jahren cirucits dies machte nMOS viel schneller als vergleichbare PMOS-und CMOS-Schaltungen, die sehr viel langsamer p-Kanal-Transistoren verwendet hatte. It was also easier to manufacture nMOS than CMOS, as the latter has to implement p-channel transistors in special n-wells on the p-substrate. Es war auch leichter als nMOS CMOS Herstellung, da dieser in der p-Kanal-Transistoren in speziellen n-Brunnen auf dem p-Substrat umzusetzen. The major problem with nMOS (and most other logic families ) is that a DC current must flow through a logic gate even when the output is in a steady state (low in the case of nMOS). Das große Problem mit nMOS (und die meisten anderen Logik-Familien ) ist, dass ein DC-Strom muss fließen durch ein Logik-Gatter, auch wenn der Ausgang ist in steady state (low im Fall von nMOS). This means static power dissipation , ie power drain even when the circuit is not switching. Dies bedeutet, statische Verlustleistung , dh Kraftentzug auch wenn die Schaltung nicht wechseln. This is a similar situation to the modern high speed, high density CMOS circuits (microprocessors etc) which also has significant static current draw, although this is due to leakage, not bias. Dies ist eine ähnliche Situation zu den modernen High-Speed, mit hoher Dichte CMOS-Schaltungen (Mikroprozessoren etc.), die auch erhebliche statische Stromaufnahme, obwohl dies aufgrund von Leckagen, keine Voreingenommenheit. However, older and/or slower static CMOS circuits used for ASICs , SRAM etc, typically have very low static power consumption. Allerdings, ältere und / oder langsamer statischen CMOS-Schaltungen verwendet für ASICs , SRAM etc, haben in der Regel sehr niedrige statische Leistungsaufnahme.
Also, NMOS circuits are slow to transition from low to high. Auch sind NMOS-Schaltungen langsam den Übergang von niedrig bis hoch. When transitioning from high to low, the transistors provide low resistance, and the capacitative charge at the output drains away very quickly. Beim Übergang von hohen zu niedrigen, die Transistoren geringen Widerstand bieten, und die kapazitive Ladung am Ausgang fließt sehr schnell weg. But the resistance between the output and the positive supply rail is much greater, so the low to high transition takes longer. Aber der Widerstand zwischen dem Ausgang und der positiven Versorgungsschiene viel größer ist, so dass die niedrig zu hoch Übergang dauert länger. Using a resistor of lower value will speed up the process but also increases static power dissipation. Mit einem Widerstand von geringerem Wert wird den Prozess beschleunigen, sondern erhöht auch die statische Verlustleistung. However, a better (and the most common) way to make the gates faster is to use depletion-mode transistors instead of enhacement-mode transistors as loads. Jedoch eine bessere (und die häufigste) Möglichkeit, schneller zu machen vor den Toren, ist die Verwendung Depletion-Mode- Transistoren statt enhacement-Mode -Transistoren als Belastung. This is called depletion-load NMOS logic . Dies nennt man Depletion-Load-NMOS-Logik .
Electronica De Estados Solidos seccion 1
No hay comentarios:
Publicar un comentario