Design of amixed-signal CMOS integrated circuit for pixel-level snakes

El objetivo de un sistema de visión es entender los aspectos del entorno que le rodea a través de la información proporcionada por sensores visuales. Las principales etapas de dicho sistema se suelen clasificar en tareas de bajo y alto nivel. Las primeras no sólo son importantes debido a la influencia de sus resultados en la interpretación posterior, sino que, debido a la cantidad ingente de datos que procesan, son clave para obtener una alta velocidad de respuesta del sistema en conjunto. Aunque a veces situada a medio camino entre una etapa de bajo y alto nivel, la segmentación de imágenes es una tarea con un elevado coste computacional asociado. Entre los distintos métodos de segmentación, los llamados contornos activos se han aplicado con éxito en la detección y seguimiento de objetos en análisis de imágenes correspondientes a diferentes dominios (imágenes biomédicas, vídeo segmentación, etc.). La implementación de esta técnica de segmentación basada en modelos en un circuito integrado ofrece una solución a las aplicaciones que requieran una alta velocidad de respuesta, especialmente cuando en el circuito se incluyen las etapas de adquisión y preprocesamiento. Dicho circuito integrado formaría parte de un sistema de visión para tareas tales como vídeo vigilancia, navegación de robots, etc. Los contornos activos son un caso particular de los llamados modelos deformables multidimensionales, en los cuales una curva elástica en una imagen evoluciona hacia algunas de sus características después de minimizar una función de energía que involucra fuerzas externas e internas. Los Píxel-Level snakes (PLS) diseñados en nuestro grupo de investigación, implementan una técnica basada en contornos activos que soluciona problemas típicos asociados a los contornos activos como pueden ser su computacionalmente costosa formulación matemática y su dificultad para realizar transformaciones topológicas. Es más, la discretización a nivel de píxel de la curva hace que nuestra solución sea muy adecuada para su implementación en una arquitectura paralela de tipo simple-instrucción-múltiple-dato consistente en una sección de control que se comunica con un array de elementos de procesamiento donde existe una correspondencia píxel-elemento-de-procesamiento. Las Redes Neuronales Celulares (RNC) bidimensionales constituyen una atractiva arquitectura sobre la que implementar el algoritmo PLS. Se pueden definir un array de procesadores no lineales localmente interconectados (celdas) que operan en el dominio analógico dando lugar a lo que ha dado en llamarse las Redes Neuronales Celulares Continuas en el Tiempo (RNC-DT). Las RNC-DT presentan importantes ventajas como su inherente robustez y el fácil control de la estructura independientemente del dominio matemático del procesado de señal, que es impuesto por el diseñador de acuerdo con las estimaciones de comportamiento del circuito. La conectividad local proporciona a las CNN su mayor ventaja: una factible implementación en forma de chips con capacidad de imágenes de tamaño real. Más aún, el uso de memorias distribuidas analógicas y digitales junto con la incorporación de arrays de sensores integrados y lógica de control reduce el número de operaciones de entrada-salida, dando lugar al concepto de la llamada Máquina Universal de RNC. Esta aproximación resulta muy adecuada para los chips de visión. Sin embargo, será la aplicación particular y, más específicamente, sus requerimientos de precisión lo que determine qué aproximación es más adecuada para la celda: digital o analógica. Si los requerimientos de precisión son mayores de 7-8 bits, la implementación digital sobrepasará a la analógica. Mayores requerimientos de precisión implicarán un mayor consumo de área en una implementación analógica, disminuyendo el número de píxels por chip. Esta Tesis trata en profundidad el diseño e implementación del primer circuito integrado para el algoritmo PLS sobre una RNC-DT de tamaño 9x9 píxeles. Los datos obtenidos de las simulaciones HSPICE demuestran la viabilidad de esta aproximación, y la futura implementación una matriz de mayor tamaño de cara a la obtención de un chip visual para aplicaciones de tiempo real como monitorización de tráfico.

Luis Fernando Cantor Bueno 19135529
Electronica De Estados Solidos seccion 1