Die Grundlagen von integrierten Schaltungen

Integrated circuits ( IC s) are, much as their name would suggest, small circuit s integrated into a plastic "chip." Integrierte Schaltungen ( IC s) sind, ähnlich wie ihr Name vermuten lässt, kleine Strecke s Chip integriert in eine Plastiktüte. " They provide a handy source of rich functionality in a tiny package. Sie bieten eine praktische Quelle für umfassende Funktionalität in einem winzigen Paket. The IC s used in BEAM bots are really fairly simple -- often just consisting of multiple copies of a simple 2- or 3-element circuit , in a small, handy, package. Die IC s verwendet BEAM Bots sind wirklich ziemlich einfach - oft nur aus mehreren Kopien eines einfachen 2 - oder 3-Element- Schaltung , in einem kleinen, handlichen, Paket. This means that they are simple, easy to learn " circuit blocks," rather than very complex "black boxes". Das heißt, sie sind einfach, leicht zu lernen " Schaltung blockiert ", anstatt sehr komplex" black boxes ".

Think of them as just a natural progression from circuit s built from discrete components. Betrachten Sie sie als nur eine natürliche Weiterentwicklung der Schaltung s Komponenten aufgebaut aus diskreten.

IC s come in a variety of packages (2 are predominant for our uses), and are based on a number of different core technologies (also known as logic families, we'll again be concerned with just 2). IC s) kommen in einer Vielzahl von Paketen (2 überwiegen für unsere benutzt und sind Familien auf der Grundlage einer Reihe von verschiedenen Kerntechnologien (auch bekannt als die Logik, werden wir wieder mit betroffen sein, nur 2).

Logic Families Logikfamilien

For the purposes of BEAM bots, we'll just be concerned with two logic families ( IC implementation approaches); note that both have multiple numbering schemes for their "members." Für die Zwecke der BEAM -Bots, wir müssen einfach (Familien mit zwei betroffenen Logik IC Implementierungsansätze); beachten Sie, dass sowohl mehrere Numerierungsplänen für ihre "Mitglieder".

 Numbering-Systeme und IC "sub-Familien"

Something I've learned to put up with is the mess that is IC numbering systems. Etwas habe ich gelernt, zu ertragen ist das Chaos, das IC -Systeme Nummerierung. One of the more common numbering systems used for CMOS IC s (most often used in BEAM bots) is borrowed from TTL -- that of 74xxxnnn -- here, "xxx" is AC, ACT, HC, or HCT (subfamily); and "nnn" is the specific chip ID. Einer der häufigsten Nummerierung für gebrauchte CMOS IC s (meist verwendet in BEAM -Bots) ist entlehnt aus TTL -, dass der 74xxxnnn - hier "xxx" ist subfamily AC, ACT, HC, HCT oder (); und "nnn" ist die spezifische ID-Chip.

So, basically, any given chip will come in a whole mess of variations (one per subfamily); if it's any consolation, we only need to be concerned with 4. Also, im Grunde jedem Chip wird Unterfamilie kommen in einer ganzen Schlamassel von Variationen (eine pro); wenn sie Trost ist vorhanden, wir müssen nur 4 mit Sorge. For any given chip, you'll need to consider the plusses and minuses of two comparisons -- AC vs HC subfamilies, and AC / HC vs ACT / HCT (essentially, CMOS vs. TTL input levels). Für jeden Chip, müssen Sie betrachten die AC Plus-und Minus von zwei Vergleiche - AC vs HC Unterfamilien und / HC vs ACT / HCT (im Wesentlichen, CMOS vs TTL -Eingang Ebenen).

AC vs HC AC vs HC

AC / ACT stands for Advanced CMOS Logic (ACL for short). AC / ACT steht für Advanced CMOS Logic (ACL für kurz). HC / HCT stands for High-speed CMOS Logic (HCL). HC / HCT steht für High-Speed- CMOS- Logik (HCL).

The AC and ACT subfamilies are faster than the HC and HCT subfamilies, and draw some more power in some circuit s. All chips in the AC* subfamily have lower output resistance than HC* and can sink and source 24 mA at logic levels and up 70 mA (typ) per gate for motor loads. Der AC und ACT Unterfamilien sind schneller als der HC-und HCT Unterfamilien, und zeichne einige mehr Power in einigen Schaltung s. Alle Chips in den AC * Unterfamilie haben einen geringeren Ausstoß Widerstand als HC * und sinken kann und die Quelle 24 mA bei Logikpegeln und bis 70 mA (typ.) pro Tor für motorische Lasten. As a result AC* gates can handle more than twice the current of HC* gates (50 - 70 mA vs. 24 mA). Als Ergebnis AC * Toren kann mehr als das Doppelte des aktuellen HC * Tore (50 bis 70 mA vs 24 mA). Note, though, that while most HC* chips have a 25 mA limit, the HC* driver chips such as the 74HC240 and the 74HC245 (ie, buffers) can handle 35 mA per device , and a maximum of 75 mA per chip . Beachten Sie jedoch, dass zwar die meisten HC * Chips haben eine Begrenzung 25 mA, der HC * Treiber-Chips wie dem 74HC240 und 74HC245 (dh, Puffer) können Geräte handhaben 35 mA pro und einem Maximum von 75 mA pro Chip.

The AC & ACT families also draw about twice as much current as the HC & HCT chips (but we speaking here of microamps, so it's usually not a huge deal). Die AC & ACT Familien ziehen auch etwa doppelt so viel Strom wie der HC & HCT-Chips (aber wir sprechen hier von Mikroampere, so ist es normalerweise kein großer Deal).

It is occasionally possible to find (high quality) motors that you can drive directly from an HC chip. Gelegentlich ist es möglich zu finden (hohe Qualität) Motoren, können Sie direkt aus einem HC-Chip. For intermittent operation, such as you get with a quadcore , you COULD drive very efficient (ie, very low- current ) motors directly. Für intermittierenden Betrieb, wie Sie einen bekommen mit QuadCore hast, konntest du sehr effizient (dh mit sehr geringem Strom ) Motoren direkt. You would definitely need a capacitor (say 0.47 uF) across each motor to keep the noise under control. Sie würden auf jeden Fall brauchen einen Kondensator (etwa 0,47 uF) über jeden Motor die Kontrolle zu behalten das Rauschen unter.

CMOS vs. TTL inputs CMOS vs TTL-Eingänge

The main difference between AC- and HC-chips vs. ACT- and HCT-chips is that AC / HC chips work with CMOS -level inputs, while ACT / HCT chips work from TTL -level inputs and outputs. Der Hauptunterschied zwischen AC-und HC-Chips vs ACT-und HCT-Chips ist, dass AC / HC-Chips mit der Arbeit CMOS -Eingänge, während ACT / HCT-Chips Arbeit von TTL -Pegel-Eingänge und Ausgänge. AC / HC chips allow a relatively-wide supply-voltage range (2 - 6 V), and works with CMOS levels on input and output (ie, doesn't like inputs or outputs to be ill-defined, prefers close to 0V for low and Vdd for high). AC / HC-Chips ermöglichen eine relativ weite-Supply-Spannungsbereich (2-6 V) und arbeitet mit CMOS- Ebenen auf Input-und Output (dh nicht wie Ein-oder Ausgänge zu schlecht definierten, bevorzugt in der Nähe von 0V niedrige und für hohe Vdd). ACT / HCT works only with a supply voltage of 5V +/- 10%, and works with TTL levels on input and output (a valid input is close to 0V for low, and ~2.4 - 5.0 V for high). ACT / HCT funktioniert nur mit einer Versorgungsspannung von 5V + / - 10%, und arbeitet mit TTL- Level am Eingang und Ausgang (ein gültiges Eingangssignal liegt nahe 0V für niedrige und ~ 2,4 bis 5,0 V für High).

Luis Fernando Cantor 19135529

Electronica De Estados Solidos seccion 1

IC-Gerät-Technologien MOSFET

 

Logik

Mehr komplexe logische Funktionen, wie sie mit UND und ODER- Gatter benötigen Manipulation der Pfade zwischen Toren stellen die Logik. When a path consists of two transistors in series, then both transistors must have low resistance to the corresponding supply voltage, modeling an AND. Wenn ein Pfad besteht aus zwei Transistoren in Reihe, dann müssen beide Transistoren mit geringem Widerstand auf die entsprechende Versorgungsspannung haben, Modellierung einer UND. When a path consists of two transistors in parallel, then either one or both of the transistors must have low resistance to connect the supply voltage to the output, modeling an OR. Wenn ein Pfad besteht aus zwei Transistoren parallel, dann entweder eine oder beide der Transistoren müssen mit geringem Widerstand an die Versorgungsspannung an den Ausgang, Modellierung einer ODER-Verbindung haben.

Shown on the right is a circuit diagram of a NAND gate in CMOS logic. Abgebildet auf der rechten Seite ist ein Schaltplan eines NAND- Gatter in CMOS-Logik. If both of the A and B inputs are high, then both the NMOS transistors (bottom half of the diagram) will conduct, neither of the PMOS transistors (top half) will conduct, and a conductive path will be established between the output and V _ss (ground), bringing the output low. Wenn die beiden Eingänge A und B sind hoch, dann sind sowohl der NMOS-Transistoren (untere Hälfte des Diagramms) wird Verhalten, weder der PMOS-Transistoren (obere Hälfte) dirigiert, und ein leitfähiger Pfad wird V und ermittelt werden, zwischen dem Ausgang _ss (gemahlen), womit die Leistung gering. If either of the A or B inputs is low, one of the NMOS transistors will not conduct, one of the PMOS transistors will, and a conductive path will be established between the output and V _dd (voltage source), bringing the output high. Wenn einer der Eingänge A oder B ist gering, eine der NMOS-Transistoren werden nicht durchführen, einer der PMOS-Transistoren wird, und ein leitfähiger Pfad wird V und ermittelt werden, zwischen dem Ausgang _dd (Spannungsquelle), womit sich die Produktion weiter hoch.

An advantage of CMOS over NMOS is that both low-to-high and high-to-low output transitions are fast since the pull-up transistors have low resistance when switched on, unlike the load resistors in NMOS logic. Ein Vorteil der CMOS über NMOS ist, dass beide low-to-High-und High-to-Low-Output-Übergänge sind schnell, da die Pull-up-Transistoren haben einen niedrigen Widerstand, wenn eingeschaltet, anders als die Lastwiderstände in NMOS-Logik. In addition, the output signal swings the full voltage between the low and high rails. Darüber hinaus wird das Ausgangssignal schwingt die volle Spannung zwischen den niedrigen und hohen Schienen. This strong, more nearly symmetric response also makes CMOS more resistant to noise. Diese starke, fast symmetrischen Antwort mehr macht auch CMOS resistenter gegen Störungen.

See Logical effort for a method of calculating delay in a CMOS circuit. Siehe Logische Anstrengungen für eine Methode zur Berechnung der Verzögerung in einer CMOS-Schaltung.

 

Beispiel: NAND-Gatter in physikalische Layout

Dieses Beispiel zeigt einen NAND Logikbaustein Darstellung gezogen als physische wie es hergestellt werden. The physical layout perspective is a "bird's eye view" of a stack of layers. Die räumliche Anordnung Perspektive ist ein "Bird's eye view" einer der Lagen-Stack. The circuit is constructed on a P-type substrate. Die Schaltung ist auf einem P-Substrat aufgebaut. The polysilicon , diffusion, and n-well are referred to as "base layers" and are actually inserted into trenches of the P-type substrate. Die Polysilizium- , Diffusions-und n-Substrat gut bezeichnet als "Tragschichten" und sind vom Typ tatsächlich eingefügt in Schützengräben des P-. The contacts penetrate an insulating layer between the base layers and the first layer of metal (metal1) making a connection. Die Kontakte zu durchdringen eine isolierende Schicht zwischen der Tragschichten und der ersten Schicht aus Metall (Metal1) Herstellen einer Verbindung.

The inputs to the NAND (illustrated in green coloring) are in polysilicon . Die Eingänge der NAND (dargestellt in grüner Färbung) sind in Polysilizium . The CMOS transistors (devices) are formed by the intersection of the polysilicon and diffusion: N diffusion for the N device; P diffusion for the P device (illustrated in salmon and yellow coloring respectively). Der CMOS-Transistoren (Geräte) sind die gebildet durch die Kreuzung von Polysilicium und Verbreitung: N Diffusion für die N-Gerät; P Diffusion für die P-Gerät (dargestellt in Lachs und gelbe Farbstoffe jeweils). The output ("out") is connected together in metal (illustrated in cyan coloring). Der Ausgang ("out") wird zusammen aus Metall verbunden sind (dargestellt in Cyan-Färbung). Connections between metal and polysilicon or diffusion are made through contacts (illustrated as black squares). Verbindungen zwischen Metall und Polysilizium oder Diffusion durch Kontakte geknüpft (dargestellt als schwarze Quadrate). The physical layout example matches the NAND logic circuit given in the previous example. Die räumliche Anordnung Beispiel entspricht dem NAND Logikschaltung Beispiel gegeben in den vorangegangenen.

The N device is manufactured on a P-type substrate. Die N-Gerät basiert auf einem P-Substrat hergestellt. The P device is manufactured in an N-type well (n-well). Die P-Gerät wird in einer n-Wanne (n-Wanne) hergestellt. A P-type substrate "tap" is connected to V _SS and an N-type n-well tap is connected to V _DD to prevent latchup . Ein p-Substrat "Hahn" gut verbunden ist V _SS und ein N-Typ _N-DD ist verbunden V zu verhindern Latchup .

 

Luis Fernando Cantor 19135529
Electronica De Estados Solidos seccion 1

IC-Gerät-Technologien MOSFET

Technische Details

"CMOS" bezieht sich sowohl auf einen bestimmten Stil von digitalen Schaltungen Design, und die Familie von Prozessen verwendet werden, um die Schaltung auf integrierten Schaltungen umzusetzen (Chips). CMOS circuitry dissipates less power than logic families with resistive loads. CMOS-Schaltungen zerstreut weniger Strom als die Logik Familien mit ohmschen Lasten. Since this advantage has increased and grown more important, CMOS processes and variants have come to dominate, thus the vast majority of modern integrated circuit manufacturing is on CMOS processes. ^{[ citation needed ]} As of 2010, the CPUs with the best performance per watt each year have been CMOS static logic since 1976. Da dieser Vorteil hat zugenommen, und noch wichtiger geworden, CMOS-Prozesse und Varianten sind gekommen, um zu beherrschen, also die überwiegende Mehrheit der modernen integrierten Schaltung Herstellung basiert auf CMOS-Prozessen. ^{[ Bearbeiten 2010]} Wie der, der CPUs mit der besten Leistung pro Watt pro Jahr CMOS wurden statische Logik seit 1976.

CMOS circuits use a combination of p-type and n-type metal–oxide–semiconductor field-effect transistors (MOSFETs) to implement logic gates and other digital circuits found in computers , telecommunications equipment, and signal processing equipment. CMOS-Schaltungen verwenden eine Kombination von p-und n-Typ- Metall-Oxid-Halbleiter Feldeffekt-Transistoren (MOSFETs) zur Umsetzung der Logik-Gatter und andere digitale Schaltungen gefunden in Computern , Telekommunikations- Ausrüstung, und Signalverarbeitung Ausrüstung. Although CMOS logic can be implemented with discrete devices (for instance, in an introductory circuits class), typical commercial CMOS products are integrated circuits composed of millions (or hundreds of millions) of transistors of both types on a rectangular piece of silicon of between 0.1 and 4 square centimeters. ^{[ citation needed ]} These devices are commonly called "chips", although within the industry they are also referred to as "die" (singular) or "dice", "dies", or "die" (plural). Obwohl CMOS-Logik mit diskreten Bauelementen realisiert werden kann (z. B. in einem einleitenden Schaltungen Klasse), sind typisch für kommerzielle Produkte CMOS integrierten Schaltungen von Millionen komponiert (oder Hunderte von Millionen) der Transistoren der beiden Arten auf einem rechteckigen Stück Silizium zwischen 0,1 und 4 cm ². ^{[ Bearbeiten ]} Diese Geräte werden gewöhnlich als "Chips", obwohl in der Branche sind sie auch bezeichnet als "sterben" (Singular) oder "Würfel", "stirbt" oder "sterben" (Plural) .

Zusammensetzung

 

Das Grundprinzip CMOS-Schaltungen, die der Umsetzung ermöglicht es ihnen, Logik-Gatter ist die Verwendung von p-und n-Typ- Metall-Oxid-Halbleiter Feldeffekt-Transistoren auf Masse zu schaffen Wege, um die Ausgabe entweder aus der Spannungsquelle oder. When a path to output is created from the voltage source, the circuit is said to be pulled up. Wenn ein Pfad zum Ausgang wird von der Spannungsquelle angelegt, wird der Stromkreis sagte hochgezogen werden. The other circuit state occurs when a path to output is created from ground and the output pulled down to the ground potential. Die andere Schaltung Zustand tritt auf, wenn ein Pfad für die Ausgabe vom Boden erstellt und die Ausgabe nach unten gezogen, um das Massepotential.

Die Ausgabe erfolgt Inversion der Eingang

 

CMOS-Schaltungen sind, so dass alle PMOS Transistoren müssen entweder eine Eingabe von der Spannungsquelle oder von einem anderen PMOS-Transistor konstruiert haben. Similarly, all NMOS transistors must have either an input from ground or from another NMOS transistor. Ebenso müssen alle NMOS-Transistoren haben entweder einen Eingang vom Boden oder von einem anderen NMOS-Transistor. The composition of a PMOS transistor creates low resistance between its source and drain contacts when a low gate voltage is applied and high resistance when a high gate voltage is applied. Die Zusammensetzung eines PMOS-Transistors erzeugt niedrigen Widerstand zwischen den Source-und Drain-Kontakte, wenn eine niedrige Gate- Spannung anliegt und hohe Beständigkeit bei hohen Gate-Spannung angelegt wird. On the other hand, the composition of an NMOS transistor creates high resistance between source and drain when a low gate voltage is applied and low resistance when a high gate voltage is applied. Auf der anderen Seite schafft die Zusammensetzung eines NMOS-Transistors hohen Widerstand zwischen Source und Drain, wenn eine geringe Gate-Spannung angelegt wird und mit geringem Widerstand, wenn eine höhere Gate-Spannung angelegt wird.

The image on the right shows what happens when an input is connected to both a PMOS transistor (top of diagram) and an NMOS transistor (bottom of diagram). Das Bild rechts zeigt was passiert, wenn ein Input sowohl ein PMOS-Transistor (oben Diagramm) und ein NMOS-Transistor (unten im Diagramm) angeschlossen ist. When the voltage of input A is low, the NMOS transistor's channel is in a high resistance state. Wenn die Spannung der Eingang A gering ist, ist der NMOS-Transistor der Kanal in einem hohen Widerstand Staat. This limits the current that can flow from Q to ground. Dies begrenzt den Strom, der kann von Q auf Masse fließen. The PMOS transistor's channel is in a low resistance state and much more current can flow from the supply to the output. Der PMOS-Transistor Kanal befindet sich in einem Zustand mit geringem Widerstand und vieles mehr Strom kann von der Lieferung an den Ausgang fließen. Because the resistance between the supply voltage and Q is low, the voltage drop between the supply voltage and Q due to a current drawn from Q is small. Da der Widerstand zwischen der Versorgungsspannung und Q ist niedrig, der Spannungsabfall zwischen der Versorgungsspannung und Q durch eine Stromaufnahme von Q ist klein. The output therefore registers a high voltage. Der Ausgang Registern daher eine hohe Spannung.

On the other hand, when the voltage of input A is high, the PMOS transistor is in an off (high resistance) state so it would limit the current flowing from the positive supply to the output, while the NMOS transistor is in an on (low resistance) state, allowing the output to drain to ground. Auf der anderen Seite, wenn die Spannung von Eingang A ist hoch, ist der PMOS-Transistor in einem Off (hochohmig) Zustand so begrenzen würde der Strom von der positiven Versorgungsspannung an den Ausgang, während der NMOS-Transistor ist in einer auf ( mit geringem Widerstand), der es erlaubt die Ausgabe zu Boden entwässern. Because the resistance between Q and ground is low, the voltage drop due to a current drawn into Q placing Q above ground is small. Da der Widerstand zwischen Q und Boden niedrig ist, ist der Spannungsabfall aufgrund einer Stromaufnahme in Q Q Platzierung oberirdisch klein. This low drop results in the output registering a low voltage. Diese Low-Drop Ergebnisse in der Ausgabe der Registrierung einer niedrigen Spannung.

In short, the outputs of the PMOS and NMOS transistors are complementary such that when the input is low, the output is high, and when the input is high, the output is low. Kurz gesagt, die Ausgänge der PMOS und NMOS-Transistoren sind komplementär, so dass, wenn der Eingang ist niedrig, der Ausgang ist hoch, und wenn der Eingang ist hoch, ist der Ausgang niedrig. Because of this opposite behavior of input and output, the CMOS circuits' output is the inversion of the input. Wegen dieses Verhaltens gegenüber der Ein-und Ausgang, ist der CMOS-Schaltungen "Ausgang der Inversion des Eingangssignals.

Luis Fernando Cantor 19135529

Electronica De Estados Solidos seccion 1

IC-Gerät-Technologien MOSFET

A MOSFET can be made to operate as a resistor, so the whole circuit can be made with n-channel MOSFETs only. Ein MOSFET werden können, um als Widerstand betrieben werden, so dass die gesamte Schaltung kann mit n-Kanal-MOSFETs nur vorgenommen werden. For many years, this made nMOS cirucits much faster than comparable pMOS and CMOS circuits, which had to use much slower p-channel transistors. Seit vielen Jahren cirucits dies machte nMOS viel schneller als vergleichbare PMOS-und CMOS-Schaltungen, die sehr viel langsamer p-Kanal-Transistoren verwendet hatte. It was also easier to manufacture nMOS than CMOS, as the latter has to implement p-channel transistors in special n-wells on the p-substrate. Es war auch leichter als nMOS CMOS Herstellung, da dieser in der p-Kanal-Transistoren in speziellen n-Brunnen auf dem p-Substrat umzusetzen. The major problem with nMOS (and most other logic families ) is that a DC current must flow through a logic gate even when the output is in a steady state (low in the case of nMOS). Das große Problem mit nMOS (und die meisten anderen Logik-Familien ) ist, dass ein DC-Strom muss fließen durch ein Logik-Gatter, auch wenn der Ausgang ist in steady state (low im Fall von nMOS). This means static power dissipation , ie power drain even when the circuit is not switching. Dies bedeutet, statische Verlustleistung , dh Kraftentzug auch wenn die Schaltung nicht wechseln. This is a similar situation to the modern high speed, high density CMOS circuits (microprocessors etc) which also has significant static current draw, although this is due to leakage, not bias. Dies ist eine ähnliche Situation zu den modernen High-Speed, mit hoher Dichte CMOS-Schaltungen (Mikroprozessoren etc.), die auch erhebliche statische Stromaufnahme, obwohl dies aufgrund von Leckagen, keine Voreingenommenheit. However, older and/or slower static CMOS circuits used for ASICs , SRAM etc, typically have very low static power consumption. Allerdings, ältere und / oder langsamer statischen CMOS-Schaltungen verwendet für ASICs , SRAM etc, haben in der Regel sehr niedrige statische Leistungsaufnahme.

Also, NMOS circuits are slow to transition from low to high. Auch sind NMOS-Schaltungen langsam den Übergang von niedrig bis hoch. When transitioning from high to low, the transistors provide low resistance, and the capacitative charge at the output drains away very quickly. Beim Übergang von hohen zu niedrigen, die Transistoren geringen Widerstand bieten, und die kapazitive Ladung am Ausgang fließt sehr schnell weg. But the resistance between the output and the positive supply rail is much greater, so the low to high transition takes longer. Aber der Widerstand zwischen dem Ausgang und der positiven Versorgungsschiene viel größer ist, so dass die niedrig zu hoch Übergang dauert länger. Using a resistor of lower value will speed up the process but also increases static power dissipation. Mit einem Widerstand von geringerem Wert wird den Prozess beschleunigen, sondern erhöht auch die statische Verlustleistung. However, a better (and the most common) way to make the gates faster is to use depletion-mode transistors instead of enhacement-mode transistors as loads. Jedoch eine bessere (und die häufigste) Möglichkeit, schneller zu machen vor den Toren, ist die Verwendung Depletion-Mode- Transistoren statt enhacement-Mode -Transistoren als Belastung. This is called depletion-load NMOS logic . Dies nennt man Depletion-Load-NMOS-Logik .

Additionally, just like in DTL logic , TTL logic and Emitter coupled logic etc, the asymmetric input logic levels make nMOS circuits somewhat susceptible to noise. Darüber hinaus, so wie in DTL-Logik , TTL-Logik und Emitter Coupled Logic etc, die asymmetrische Eingangslogik Ebenen machen nMOS Schaltungen etwas anfällig für Lärm. These disadvantages are why the CMOS logic now has supplanted most of these types in most high-speed digital circuits such as microprocessors (despite the fact that CMOS was originally very slow). Diese Nachteile sind, warum die CMOS-Logik -Schaltungen verdrängt hat nun die meisten dieser Arten in den meisten digitalen Hochgeschwindigkeits-wie Mikroprozessoren (trotz der Tatsache, dass CMOS ursprünglich sehr langsam).

Luis Fernando Cantor 19135529

Electronica De Estados Solidos seccion 1